Wafer level stack package Bedeutung

Suchen

Wafer-level stack package

Wafer-level stack package Logo #42514(WSP) IC-Gehuse, das mehrere gestapelte Chips auf Waferebene mit einem Minimum an externer Verdrahtung enthält. Zur Verbindung der Chips verwendet man z.B. through silicon via (TSV). Durch Anwendung dieser Technik (vor allem bei Speicherchips) erhlt man extrem hohe Packungsdichten und kurze übertragungsleitungen.
Gefunden auf https://www.elektroniknet.de/lexikon/?s=2&k=W&id=29173&page=1
Keine exakte Übereinkunft gefunden.